Glossar

 

A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

A

Additivprozess:
Erstellung von leitenden strukturierten Oberflächen durch die selektive Aufbringung z. B. Kupfer auf unbeschichtetes Basismaterial.
(Siehe auch "semi-additive" und "voll-additive" Prozesse)

Anfasen / Fasen:
Einseitige oder beidseitige Abschrägung einer Leiterplattenkante, um die Leiterplatte entweder in eine Führung oder Steckverbindung einzuführen.

Array (Sub-Panel):
Liefernutzen. Besteht aus einzelnen Leiterplatten, dem Nutzenrahmen und den Stegen, um die die Einzelleiterplatten in Nutzenverbund halten. Die Trennung erfolgt erst nach der Bestückung.
(Siehe auch Step&Repeat)

Aspect Ratio (Aspekt Verhältnis):
Verhältnis der Leiterplattendicke zum Durchmesser des kleinsten Lochdurchmessers. Typisch >= 10

Assembly:
siehe Bestückungsplan

ATE:
Automatische Test Einrichtung für Leiterplattentest

Ätzen:
Prozess, bei dem Metall(Kupfer), das nicht von Resist geschützt ist, durch ein geeignetes Ätzmittel/Säure entfernt wird.

Ätzfaktor:
Das Verhältnis der Ätztiefe (Leiterbahndicke) zur seitlichen Unterätzung der Leiterbahn.

Acidtrap (Säurefalle):
Ein Bereich eines Leiterbahnzuges bei dem die Säure beim Herstellungsprozeß nicht vollständig abfließen kann. Dies führt dann zu Unter- oder Überätzung.
Meist Innenwinkel < 45°

top

 

B

Bare Board:
Eine fertige Leiterplatte ohne Bauteile ("nackte" Leiterplatte)

Basiskupfer:
Kupferfolie auf dem Basismaterial der Leiterplatte, die entweder einseitig oder beidseitig auf die Oberfläche aufgebracht wird.

Basismaterial / Laminat:
Das Isolationsmaterial, auf dem die Schaltbildstrukturen (Leiterbahnen und Lötaugen) aufgebracht werden. Das Basismaterial kann entweder starr oder flexibel (biegbar) sein. Häufig Glasfaserlaminat mit Epoxydharzen.

Bestückungsdruck:
Sieb/Printer gedruckte Beschriftung auf der Leiterplatte zur Komponentenidentifikation und/oder Komponentenumrisse.

Bestückungsplan:
Plan der Leiterplatte zur Lokalisierung/Beschreibung der Bauteilpositionen

Bestückungsseite:
Die Seite der Leiterplatte, auf der die meisten Bauteile bestückt werden.
(Siehe auch Lötseite)

Blaulack:
siehe peelable mask

Blind via, Sackloch:
Ein durchkontaktiertes Loch, das nicht vollständig durch die Leiterplatte geht. Es kann auf Ober- oder Unterseite einer Leiterplatte beginnen.

Brückenbildung:
Ein Lotaufbau zwischen Leiterbahnen oder Lötaugen, so daß es zu einem Kurzschluß kommt.

B-Stage (B-Zustand PREPREG):
Der Zustand eines Harzpolymers, das aufgrund einer halben, unterbrochenen Härtung eine höhere Viskosität und ein höheres Molekulargewicht hat. Es ist unlöslich, formbar und läßt sich aufschmelzen.
(siehe auch C-Stage)

Bohrlegende:
Auflistung von Bohrdurchmesser Anzahl Werkzeug und Toleranz beim Bohrplan

Buried via, vergrabene/innenliegende Via:
Ein buried Via verbindet zwei oder mehr Innenlagen untereinander, aber keine Außenlagen. Es ist von außen nicht sichtbar. Dieser teilverpresste Kern des Multilayers muss vor dem Endverpressen gebohrt und durchkontaktiert werden.

top

 

C

CAD (computer-aided design):
heißt soviel wie computergestützte Konstruktion. Ist damit eine Art "elektronisches Zeichenbrett".

CAF (Anodisch leitfähige Fasern):
Die Migration von Kupfer entlang der Glasfaserbündel des Basismaterials (CAF) wird durch hohe Feuchte, Temperatur und Spannung begünstigt. Sie kann unterbunden werden, wenn die Glasfasern vollständig vom umgebenden Epoxidharz benetzt und umschlossen werden.

CAM (Computer Aided Manufacturing):
Computer unterstützte Fertigung. Der Computer unterstützt bei Datenverarbeitung Steuerung und Prüfung

Chemisch Nickel/Gold:
siehe ENIG

C-Stage (C- Zustand Pregreg Ausgehärtet):
Der Zustand eines Polymerharzes, wenn es ausgehärtet ist, ein höheres Molekulargewicht, unlöslich und nicht mehr zu schmelzen ist.
(siehe auch B-Stage)

COB (Chip On Board):
Technik, bei der ein Mikrochip(Die) direkt auf die Leiterplatte mit Drahtbonden montiert wird.

Coverlay:
Polyimidfolie mit Kleber zur Abdeckung des Kupfers bei flexiblen Leiterplatten als Schutz.

CTI-Wert (Cross-Tracking-Index):
Basismaterial Werte für Kriechstromfestigkeit, Kriechwegbildung nach DIN/IEC 112 bzw. VDE 0303/1.

CTE-Wert (Coeffizient of Thermal Expansion):
Basismaterial Ausdehnungskoeeffizient pro °C der Z-Achse. Maßgeblich für hochlagige Multilayer

top

 

D

Datecode:
Datumscode meist viersstellig Jahr/KW JJww vom Produktionszeitpunkt

Differentielle Leiterbahnführung :
parallel geführte Leiterbahnen , Signalübertragung auf Basis der Spannungsdifferenz. Unempfindlich auf Störungen, unempfindlich auf Leiterbahnlänge, Länge / Abstand zueinander und Abstand zum Dielektrikum wichtig.

DFM (Design For Manufacture):
Fertigungsoptimiertes Design einer Leiterplatte

DRC (Design-rules-check):
Ein computergestütztes Programm,um die Fertigbarkeit der Leiterplatte zu prüfen. Die Prüfung beinhaltet die Messung der Abstände zwischen Leiterbahnen, Lötaugen, Kontur, Kontrolle der Restringgrößen, nicht abgeschlossener Leiterbahnen u.v.m. Diese Messungen erfolgen an der Datenbasis der Gerberdaten.

Drillplan:
Bohrlegende

Dielektrizitätskonstante:
Spezifiziert die Eigenschaft eines Dielekrtikums, wichtig für die Berechnung/Fertigung impedanzkontrollierter Leiterplatten.

Desmear:
Prozess um angebrannte oder geschmolzene Epoxidrückstände an den Bohrwandungen, die durch die Reibungshitze beim Bohren entstehen, zu entfernen.

Doppelseitige Leiterplatte:
Eine Leiterplatte mit Leiterbahnstrukturen auf beiden Seiten, aber ohne Innenlagen. Meist durchkontakiert.

Durchkontaktiertes Loch, dk:
Ein Loch, das die elektrische Verbindung von einzelnen Lagen zueinander hergestellt. Dies wird erreicht, indem die Lochwände galvanisch metallisiert (durchkontaktiert) werden.

top

 

E

Das Elektro- und Elektronikgerätegesetz (ElektroG) setzt in Deutschland die EG-Richtlinie 2002/96/EG (WEEE) und die EG-Richtlinie 2002/95/EG (RoHS) um.
Gesetzestext ElektroG

 

Elektronik Abkürzungen:

AC: Alternating Current
A/D: analog/digital
ADC: analog/digital Converter
CMOS: Complementary Metal Oxide Semiconductor
D/A: digital/analog
DAC: digital/analog Converter
DC: Direct Current
EIA: Electronic Industries Alliance
Elko: Elektrolytkondensator
FET: Field-Effect Transistor
GPS: Global Positioning System
HF: High Frequency
IC: Integrated Circuit
IWV: Impulswahlverfahren
LDO: Low Dropout Regulator
LCD: Liquid Crystal Display
LED: Light Emitting Diode
LF: Low Frequency
MOSFET: Metal Oxide Semiconductor Field-Effect Transistor
NF: Niederfrequenz
NMOS: n-Type Metal-Oxide Semiconductor
PMOS: p-Type Metal-Oxide Semiconductor
PWM: Pulse Wide Modulation
RC: Resistor-Capacitor
RTC: Realtime Clock
TRIAC: TRIode Alternating Current
TTL: Transistor-Transistor-Logik
VDC: Volts of Direct Currents


Elektrischer Tester:
Eine Testeinrichtung, die Leiterbahnen einer Leiterplatte auf Unterbrechungen oder Kurzschluss prüft. Die Kontaktierung erfolgt per Nadeladapter oder Flying Probe (XY plazierbare Kontaktnadelpaare)

ENIG (electroless nickel gold)(Chemisch Nickel/Gold):
Oberfläche, die während des Herstellprozesses stromlos aufgebracht wird, um die Kupferstrukturen oxidationsfrei zu halten. Diese sehr ebene Fläche ist gut geeignet für das Löten von SMD-Komponenten.
Nachteil: Reduziert Zuverlässigkeit der Lötstellen bei erhöhtem thermomechnischen Stress.
Basis ca. 3-5ym Nickel, 0.05-0.15 ym Gold, Lagerzeit >12 Monate, gute Mehrfachlötbarkeit

EpsilonR
Materialkonstante des Basimaterials(Dielektrikum) zur Berechnung der Impedanz . FR4 ca. bei 4

Etchback (Rückätzen):
kontrollierte Abätzung/Reinigung der Bohrlöchwände, um die Innenlagenpadringe freizulegen, für die nachfolgende Durchkontaktierung.

top

 

F

Flashgold:
siehe ENIG

Fiducial (Registriermarke):
Optische Markierung auf der Leiterplattenoberfläche zur automatischen Ausrichtung.

Flex Rigid (Starrflex):
Leiterplatte mit starren und flexiblen Zonen(meist Polyimid)

FR4:
Das Standardbasismaterial aus Glasfaserlagen und Epoxidharz.

top

 

 

G

Gehaeuseformen von Bauteilen

BGA: Ball Grid Array
CQFP: Ceramic Quad Flat Package
CSP: Chip Scale Package
DIL: Dual in-line
DIP: Dual in-line Package
FBGA: Fine Ball Grid Array
LGA: Land Grid Array
LLP: Leadless Leadframe Package
LQFP: Low Profile Quad Flat Package
MELF: Metal Electrode Faces
MQFP: Metric Quad Flat Package
MLCC: Multilayer Ceramic Chip Capacitor
MLF: Micro Lead Frame
MLP: Micro Leadframe Package
PDIP: Plastic Dual Inline Package
PLCC: Plastic Leaded Chip Carrier
PQFP: Plastic Quad Flat Package
PSOP: Plastic Small Outline Package
QFN: Quad Flat Pack No Leads
QFP: Quad Flat Package
QSOP: Quarter Size Small Outline Package
SIP: Single Inline Package
SIL: Single Inline
SIMM: Single Inline Memory Modul
SMD: Surface Mount Device
SMT: Surface Mount Technplogy
SOD: Small Outline Diode
SOIC: Small-Outline Integrated Circuit
SOP: Small Outline Package
SOT: Small Outline Transistor
SSOP: Shrink Small Outline Package
TFBGA: Thin Fine Ball Grid Array
THR: Throughhole Reflow
THT: Trought Hole Technology
TQFP: Thin Quad Flat Package
TSOP: Thin Small-Outline Package
TSSOP: Thin Shrink Small Outline Package
VFBGA: Very Thin Fine Ball Grid Array
VSOP: Very Small Outline Package.

Gerberdaten:
Ein Datentyp, der aus Grafikbefehlen besteht. Es beschreibt ein Schaltungsbild/Layout. Entwickelt für die Steuerung eines Photoplotters , ist es heute das meistgenutzte Format um Daten vom Leiterplatten -CAD Systeme zum Herstellprozess zu transferieren. Gerber heist offiziell RS-274-D (ohne Blendeninformationen) und RS-274-X (mit Blendeninformationen)

top

 

 

H

HAL (Hot-Air-Leveling):
Heißluftverzinnung/Tauchverzinnung . Die Leiterplatte wird in flüssiges Zinn eingetaucht, dann mit Heißluft abgeblasen, um Lötlöcher und Lötpads zu verzinnen und eine plane Oberfläche zu erhalten.
Anlagenbedingt Dicke ca. 8-30ym, Lagerzeit >12 Monate, gute Mehrfachlötbarkeit , für Finepitch Bauteile nur bedingt geeignet. siehe auch ENIG, Silber finish, Zinn chemisch, OSP

HDI: (High Density Interconnect):
Schaltung mit Micro/Laser-vias und feinsten Strukturen <= 100um Leiterbahnen

Hitzefalle:
(siehe Thermal Relief)

top

 

 

I

Immersion gold:
(siehe ENIG)

Impedanz (Kontrollierte Impedanz, Z0):
Scheinwiderstand in der Elektronik, bildet sich aus kapazitiven und induktiven Werten eine Leiterbahn.
Durch Definition der Leiterbahnbreite(induktiv) und Abstand(kapazitiv) zur benachbarten Kupferlage definiert der Entwickler die Impedanz. Daraus wird der geeignete Herstellprozess abgeleitet, um Leiterbahnbreiten und Lagenabstände so zu erzeugen, daß die geforderte Impedanz realisiert wird.

Initial sample report:
Erstmusterbericht

Innenlage:
Die Lagen einer Multilayerleiterplatte, die sich zwischen den Außenlagen befinden. Sie können Leiterbilder oder Masseflächen beinhalten.

IPC Institute for printed circuits.
Weltweit anerkannter Herausgeber von Vorschriften für Leiterplatten und Elektronikschaltungen

top

 

 

J

-/-
-/-

top

 

 

K

Kapton:
Handelsbezeichnung = Polyimide

Kaschierung:
Kupferfolie oder sonstige Folien, die eine oder beide Seiten des Basismaterials bedecken. Kaschierungen werden durch Verpressen oder Laminieren aufgebracht

Kupferenddicke:
Die in der Spezifikation geforderte Schichtdicke, d.h. die Gesamtdicke aus Basiskupferfolie und galvanischem Aufbau

Kupferfolie:
Elektrolytisch-kathodische Abscheidung von Kupfer als Endlosfolie auf rotierenden Trommeln in elektrolytischen Bädern. Ist die Folie auf dem isolierenden Basismaterial , werden auf ihr verschiedene Resiste zum Ätzen von Leiterbildstrukturen aufgebracht. Im englischsprachigen Raum wird die Dicke in Unzen/Quadratfuß gemessen, wobei 1 Unze 35 my, 2 Unzen 70 my und 3 Unzen 105 my dick ist

top

 

 

L

Laser Vias:
Mit Lasertechnik gebohrte Löcher oder Sacklöcher zur elektrischen Verbindung zweier Leiterbahnebenen der Leiterplatte bzw. Multilayer. Typisch bei 0.05 mm Durchmesser Siehe auch Microholes

LDI:
Laserdirektbelichtung von Photoresist oder Lötstoplack als Ersatz für die Belichtung per Film

Legend/Ident:
(siehe Bestückungsdruck)

Leiterplatte, PCB:
Leiterplatte, Gedruckte Schaltung, Platine, Printed-Circuit-Board

Lötseite:
Bei Leiterplatten mit einseitiger Bestückung normalerweise die Seite, die den Bauteilen gegenüber liegt. Diese Definition ist bei der häufig beidseitigen Bestückung uneindeutig und daher zu vermeiden. Besser Ober- Unterseite.

Lötstoppmaske:
Eine Abdeckung per (meist) Epxoxylack, die die Oberfläche der Leiterplatte abdeckt und nur die nicht abgedeckten Flächen (normalerweise Pads) lötbar machen. Wird per Siebdruck, Sprühanlage oder Vorhangbeschichtung aufgebracht und fototechnisch freigestellt.

top

 

 

M

Masselage, Groundplane:
Ein relativ großer Kupferbereich auf der Leiterplatte, der als elektrische Masse/Versorgung oder Abschirmung benutzt wird. Häufig bei Multilayer in den Innenlagen.

MFT:
Mikro-Feinstleitertechnik

Bei der Mischbestückung werden bedrahtete und oberflächenmontierte Bauteile auf einer Leiterplatte eingesetzt Synonyme: Mixed Assembly
Verwandte Begriffe: Leiterplattenbestückung, Bestückungsautomat, SMD, SMT, THT, Reflow

Micro Via:
Werden nur mechanisch gebohrt. Gängige Werkzeuge gehen bis zu einem Minimumdurchmesser von 0,1mm.
(siehe auch Laser Via)

Microsection (Schliffbild):
Ein zerstörender Test, der übkich einen Querschnitt eines Lochs zeigt, so können aufmetallisierte Schichtstärken im Loch gemessen werden können.

Multilayer:
Eine Leiterplatte mit einer oder mehr Innenlagen zusätzlich zu den Außenlagen. Die Innenlagen sind mit den Außenlagen laminiert. Die dünneren kupferkaschierten Innenlagenmaterialien werden mit Prepregs per Hitze und Druck laminiert.

top

 

 

N

-/-
-/-

top

 

 

O

OSP: (Organic solderability preservative):
Organische Tauchbeschichtung der blanken Lötaugen (SMD+THD) als Oxidationsschutz bis zum Löten. Billig, mechanisch nicht widerstandsfähig, nicht mehrfach lötbar.

top

 

 

P

Panel (Nutzen):
Fertigungsnutzen, ist meist eine rechteckige Basismaterialplatte, auf der meist mehrere Einheiten von Leiterplatten strukturiert und durchkontaktiert werden und am Ende des Fertigungsprozesses vereinzelt werden.
(siehe auch Array)

Panel Plating (Flächengalvanisierung):
Die komplette Aufmetallisierung eines Fertigungspanelfläche incl durchzukontaktierenden Bohrungen. Vorteil: homogene gleichmäßige Kupferdicke Nachteil: Schwierigkeiten beim Ätzen der dickeren Kupferschicht besonders bei feinen Leiterbahngeometrien. Versus Patern Plating

Patern Plating (Selektiv Aufkupferung):
Die selektive Aufmetallisierung allein auf den Leiterbahnen und Pads des Leiterbildes sowie in den Bohrhülsen. Vorteil: gute Ätzbarkeit der dünnen Basikupferschicht bei feinen Leiterbahngeometrien Nachteil: ungleichmäßiger Kupferverteilung(Dicke) Versus Panel Plating

Peelable mask - Blaulack:
per Siebdruck aufgebrachter Abziehlack, der sich nach dem Löten (Z.B. Wellenlötung) abziehen lässt. Schutz vor unerwünschter Benetzung beim Löten.

Photoresist:
Eine lichtempfindliche Flüssigkeit oder Film. Nach dem Aufbringen auf die Kupferebenen der PCB wirde diese selektiv belichtet, um so durch den Entwicklungsprozess das Leiterbild positiv oder Negativ darzustellen.

Polyimid:
Flexibles Material für Leiterplatten, mit hoher Wärmebeständigkeit (siehe auch Flex Rigid)
TG:250°C Passend für Arbeitstemperatur über 200°C.

Prepreg:
Glasfaserlagen mit nicht vollständig ausgehärtetem Epoxydharz(semipolymerisiertes, halb ausgehärtetes Harzpolymer=B-Zustand) zum Aufbau/Laminieren eines Multilayer. Normierte Prepregs erlauben durch Dicke und Harzgehalt den Aufbau einer definierten Dicke des Gesamt-Multilayers.

Prüf-Coupon:
Bestandteil eines Leiterplattenfertigungspanels, der benötigt wird für elektrische, mechanische Tests und Schliffe, ohne die Leiterplatte zu zerstören bzw. deren Funktionsweise zu beeinträchtigen.

top

 

 

Q

-/-
-/-

top

 

 

R

Reflow Verfahren:
Lötverfahren, bei durch die Erhitzung per Infrarot, Gas, Laser etc. ein aufgebrachtes Lot verflüssigt und dann als Verbindung zu Bauteilanschlüßen wieder aushärtet.(verlötet)

Restring:
Der Lötaugenbereich, der nach Bohren davon übrigbleibt.

ROHS Richtlinie.

Richtlinie 2002/95/EG :  
Die RoHS-Richtlinie (Restriction of the use of certain Hazardous Substances in Electrical and Electronic Equipment) ist die EG-Richtlinie 2002/95/EG zum Verbot bestimmter Substanzen bei der Herstellung und Verarbeitung von elektrischen und elektronischen Geräten und Bauteilen.
Die RoHS-Richtline der EU bezieht sich auf folgende Substanzen:
1. Blei
2. Quecksilber
3. Cadmium
4. sechswertiges Chrom
5. Polybromierte Biphenyle (PBB)
6. Polybromierte Diphenylether (PBDE)

RS-274-X:
(siehe Gerberdaten)

top

 

 

S

Sackloch:
(siehe Blind via)

Schnittstellen / Peripherie

ATA: Advanced Technology Attachment
ATAPI: Advanced Technology Attachment with Packet Interface
DUART: Dual Universal Asynchronous Receiver Transmittert
E/A: Eingabe/Ausgabe
EHCI: Enhanced Host Controller Interface
eSATA: External Serial Advanced Technology Attachment
FIR: Fast-Infrared
FSB: Front Side Bus
HID: Human Interface Device
IDE: Integrated Drive Electronics
I2C: Inter Integrated Circuit
I/O: Input/Output
IrDA: Infrared Data Association
ISA: Industry Standard Architecture
MIR: Mid-Infrared
OHCI: Open Host Controller Interface
PCI: Peripheral Component Interconnect,
SAS: Serial Attached SCSI
SATA/S-ATA: Serial Advanced Technology Attachment
SCSI: Small Computer System Interface
SIR: Serial Infrared
SMP: SAS Management Protocol
SSP: SAS SCSI Protocol
STP: SATA Tunneling Protocol
SPI: Serial Peripheral Interface
UART: Universal Asynchronous Receiver Transmitter
UHCI: Universal Host Controller Interface
USART: Universal Synchronous/Asynchronous Receiver Transmitter
USB: Universal Serial Bus
VFIR: Very-Fast-Infrared

Schwall Löten:
Lötverfahren, bei dem die vorgeheitzte Leiterplatte über eine Welle mit flüssigem Lot gefahren wird. Dadurch Verlötung von bedrahteten Bauelementen und vorgeklebten SMD-Bauelementen.

Silkscreen:
(siehe Bestückungsdruck)

Semi-Additiv-Prozess:
Additivprozess zum Aufbau von Schaltbildern und Durchkontaktierungen. Hier geht eine stromlose Aufkupferung vollflächig auf dem Basismaterial voraus In einem zweiten Schritt erfolgt die elektrolytische Endverstärkung nur für das Leiterbildes.

Siebdruck:
Der Transfer eines Bildes auf eine Oberfläche, indem Lack/Paste durch maskiertes Sieb (Schablone) gedruckt wird. Dient in der LP-Industrie zur Abdeckung von Leiterbahnstrukturen, Druck von Lötstoppmasken, Bestückungsdruck und zur Herstellung von abziehbaren Masken.

Silver finish: (immersion silver):
Oberfläche, die während des Herstellprozesses stromlos aufgebracht wird, um die Kupferstrukturen oxidationsfrei zu halten. Diese sehr ebene Fläche ist gut geeignet für das Löten von SMD-Komponenten. Beim Löten löst sich das Silber im Lötpunkt auf, die Verbindung geschieht direkt zur aktiven Kupferoberfläche. 0.2-0.4 ym Silber, Lagerzeit ca. 6 Monate, Mehrfachlötbarkeit eingeschränkt.

SMD :
steht für oberflächenmontierbares Bauteil (surface-mounted device).
Diese Bauteile werden, im Gegensatz zu bedrahteten Bauteilen, direkt auf die Oberfläche der Leiterplatte gelötet.
Hauptvorteil ist die kostengünstige, maschinelle Verarbeitbarkeit der Bauteile.
Werden SMD und bedrahtete Bauteile auf der selben Leiterplatte verwendet, spricht man von Mischbestückung.
Verwandte Begriffe: THT, THR, Reflow, Mischbestückung, Bestückungsautomat

SMT (surface mouted technologie).
(siehe auch SMD)

SMOBC (Solder mask over bare copper):
Das blanke Kupfer mit Ausnahme der Bauteilanschlußflächen wird mit Lötstopp versiegelt.

Speicher

DASD: Direct Access Storage Device
DIMM: Dual Inline Memory Module
DDR: Double Data Rate
DMA: Direct Memory Access
DRAM: Dynamic Random Access Memory
EDO: Extended Data Output
EPROM: Erasable Programmable Read-Only-Memory
EEPROM: Electrically Erasable Programmable Read Only Memory
FPM: Fast Page Mode
HD: Hard Disk
HDD: Hard Disk Drive
PROM: Programmable Read Only Memory
RAM: Random Access Memory
ROM: Read Only Memory
SD: Secure Digital
SDRAM: Synchronous Dynamic Random Access Memory
SO-DIMM: Small Outline Dual Inline Memory Module
UDMA: Ultra Direct Memory Access

Step&Repeat:
Wiederholung der Geometrien einer Einzelleiterplatte in Reihen und/oder Spalten auf einer Nutzenplatine. Dient dem besseren Handling und der Zeitersparniss beim Transport während des Bestückungsprozess von Leiterplatten. Sind meist vorgefräst gehalten mit Sollbruchstellen und Kerbritzungen(V-Score).

Substrat:
(siehe Basismaterial)

top

 

 

T

Teardrop (Tränenanbindung):
Trichterförmige Leiterbahnanbindung an ein Lötauge , um die Anbindung zu verstärken. Wird benutzt, wenn der Restring 125 µm unterschreitet und verhindert Leiterbahnabrisse.

Tempern(Trocknen):
Leiterplatten (bestückt und unbestückt) können aufgrund hygroskopischer Eigenschaften ihrer Materialien Feuchtigkeit aufnehmen. Auch kann sich prozessbedingte Restfeuchtigkeit anders verteilen oder konzentrieren während der Lagerung.
Länger (ab 3 Monate) eingelagerte Leiterplatten sollten unmittelbar vor dem Bestück und Lötprozess getempert(getrocknet) werden. Verfahren sind den einschlägigen IPC und ZVEI Richtlinien zu entnehmen.
Damit kann eine Delaminierung des Materials aufgrund einer explosionsartigen Verdampfung der Restfeuchte verhindert werden.

Tenting:
Gebohrte Löcher werden auf der Oberfläche beidseitig mit einem Film oder Ätzresist hermetisch versiegelt , um r deren Aufkupferung bei der Galvanisierung oder die Schädigung bereits aufgekupferter Hülsen durch Ätzmedien zu vermeiden.

T288: (time to delamination)
Materialeigenschaft, Zeit bis zur Delamination des Basismaterials bei 288°C

TD: (decomposition temperature)
Materialeigenschaft, Zersetzungstemperatur des Basimaterials

TG: (Glass transition temperature)
Materialeigenschaft, Bei längerer Überschreitung der TG Temperatur eines Basismaterials ändern sich die Eigenschaften bleibend.(Elastizität)

Thermal Relief:
Hitzefalle Anbindung von Lötaugen in eine Kupferfläche mit kurzen Leiterbahnstücken anstelle des vollen Kontakts. Damit wird während des Lötprozesses der Wärmeabfluß in die Massefläche minimiert und die Lötung erleichtert.

Trockenfilmresist:
Beschichten der Leiterplatte mit Folie anstelle von Lötstoplack.
(siehe auch Lötstoppmaske)

top

 

 

U

UL Underwriters Laboratories:
(UL) ist eine Organisation zur Überprüfung und Zertifizierung von Produkten und Ihrer Sicherheit. (Vergleichbar mit dem VDE, TÜB u.ä.) (gegründet 1894 in den USA) Das UL-Zeichen findet sich auf vielen Produkten spezifisch in der Elektrotechnik. Exporte in die USA, benötigen häufig Einstufungen nach den gültigen UL-Regeln und Standards. Bei Leiterplatten häufig in Bezug auf die Brennbarkeit(sklasse). Typische PCB-Markierung ist z.B. 94V0 mit dem Kennzeichen des Herstellers.

UTM:
Ultra-Thin-Multilayer

top

 

 

V

Vision Marken:
siehe Fiducial

V-Score (Kerbritzung):
Der Nutzen wird von beiden Seiten mit einer präzisen V-Nut bis zu einer vorgegebenen Tiefe versehen. Somit ist der Nutzen bei der Bestückung starr, kann danach leicht vereinzelt werden.

Via (Durchsteiger):
Eine durchkontaktiertes Loch, das als Verbindung der einzelnen Lagen einer Leiterplatte benutzt wird. Diese Löcher sind im allgemeinen die kleinsten Bohrdurchmesser auf der Leiterplatte, da Sie nicht für die Aufnahme von Komponenten dienen. Siehe auch Blind-Via, Buried-Via, Laser-Via, Micro-Via

Voll-Additiv-Prozess:
Additivprozess, hier wird der gesamte Kupferaufbau der (elektrisch isolierten) Leiterzüge durch galvanische Abscheidung auf dem Basismaterial gemacht.

top

 

 

W

Die WEEE-Richtlinie (Waste Electrical and Electronic Equipment):
ist die EG-Richtlinie 2002/96/EG zur Reduktion von Elektronikschrott aus nicht mehr benutzten Elektro- und Elektronikgeräten.
Richtlinie 2002/96/EG

top

 

 

X

-/-
-/-

top

 

 

Y

-/-
-/-

top

 

 

Z

Zinn immersion: (Chemisch Zinn):
Oberfläche, die während des Herstellprozesses stromlos aufgebracht wird, um die Kupferstrukturen oxidationsfrei zu halten. Diese sehr ebene Fläche ist gut geeignet für das Löten von SMD-Komponenten. Beim Mehrfachlöten, langer Lagerung ensteht durch CU-SN Diffussion eine intermetallische Zone die die Mehrfachlötbarkeit einschränkt. Der zeitlich Ablauf zwischen den Lötschritten ist hierbei kurz zu halten. >=0.1 ym Zinn, Lagerzeit ca.12 Monate, Mehrfachlötbarkeit eingeschränkt

 

A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
cicotron - Design und Konstruktion von Leiterplatten